Хүний хумсны хэмжээтэй талбайд 100 тэрбум транзистор багтаах чадалтай шинэ архитектурыг IBM компани бүтээжээ.
Энэхүү шинэ технологи нь өмнөх үеийн чипүүдтэй харьцуулахад транзисторын нягтралыг хоёр дахин нэмэгдүүлж буйгаараа онцлог юм. IBM үүнийг AI дата төвүүдэд зориулсан “дэлхийн анхны 1 нанометрээс бага чип технологи” хэмээн тодорхойлж байна. Энэхүү дэвшил нь чипний тооцоолох хүчин чадлыг сайжруулахаас гадна эрчим хүчний хэмнэлтийг эрс дээшлүүлж байгаа аж.
IBM Research-ийн захирал Жэй Гамбетта уг технологийг зүгээр нэг ахиц биш, томоохон үсрэлт гэж үзэж байна. Тэрээр эрчим хүчний зарцуулалтыг нэмэгдүүлэхгүйгээр тооцоолох хүчин чадлыг өсгөх боломжтой ирээдүйг энэхүү технологи нээж байгааг онцоллоо.
Техникийн хувьд 1 нанометрээс бага хэмжээтэй транзистор бүтээх нь физикийн хязгаарлалтын улмаас хүндрэлтэй байдаг. Иймд IBM нь өөрийн “nanostack” архитектурын тусламжтайгаар 1 нанометрээс бага хэмжээтэй чипээс хүлээгдэхүйц гүйцэтгэлийн үзүүлэлтийг гаргаж авахаар зорьж байна.
Дэлгэрэнгүйг эх сурвалжаас харах
↓Эх сурвалжийг нээх ↓
A new chip architecture from IBM can integrate nearly 100 billion transistors on a chip the size of a human fingernail—nearly twice the transistor density of the company’s previous generation of chip technology. The resulting improvement in chip compute performance and energy efficiency comes from what IBM describes as the “world’s first sub-1 nanometer chip technology” for AI data centers.
“It’s not just an incremental step, it’s a meaningful leap forward,” said Jay Gambetta, director of IBM Research and IBM Fellow, in an advance media briefing. He described the new chip technology as “pointing to a future where computing becomes significantly more powerful without a corresponding increase in energy.”
It’s worth unpacking what the “world’s first sub-1 nanometer chip technology” means, because it is impractical to build reliably functional chips with transistors and other features smaller than 1 nanometer due to various physical limitations. Instead, IBM is basically claiming that its new “nanostack” architecture can deliver the computing performance improvements that would be expected if a theoretical chip could be built with physical features smaller than 1 nanometer.
